지난 시간부터 본격 반도체 8대공정 시작하였다.

👇🏻👇🏻아래 링크는 웨이퍼공정 공부👇🏻👇🏻

 

진짜 하루만에 이해하는 반도체 산업 - Part3 8대 공정 1. 웨이퍼제조공정

이번 글 부터 본격 8대공정 시작. 😊👆🏻 👇🏻👇🏻아래는 반도체 산업의 생태계를 다룬 내용이다.👇🏻👇🏻 진짜 하루만에 이해하는 반도체 산업 - Part3 반도체 산업의 생태계와 8대 공정

dudwolog.tistory.com

산화공정 Oxidation

1.전기를 차단하는 완벽한 방법, 산화막

실리콘이 산소와 만나면 산화 반응에 의해 이산화규소 SiO2 가 만들어진다. 이는 산화막을 만드는 데 활용된다. 반도체는 전류의 흐름을 통해 0과 1을 오가며 연산을 수행한다. 전기가 흐르는 곳과 흐르지 않는 곳을 확실하게 구분(절연)해줘야 하기 때문에 전류가 올바른 회로로만 흐를 수 있도록 반도체 소자 내에서, 또 반도체 소자 간에 차단벽을 세운다. 이렇게 차단벽의 역할을 하는 것이 산화막이다. 이산화규소를 활용해 산화막을 만드는 공정을 산화공정이라고 한다.

산화공정을 위해서는 세가지 준비물이 필요하다.

  1. 실리콘원자(웨이퍼에서 얻을 수 있다.),
  2. 산소원자(기체형태로 웨이퍼에 공급해줌),
  3. 열 에너지(실리콘 원자와 산소가 반응하도록 충분한 열 에너지-고온)

2. 다양한 곳에서 쓰이는 이산화규소

이산화규소는 절연층으로써 다양한 곳에서 활용된다. 하나의 반도체 안에는 수많은 MOSFET 소자가 들어가며, MOSFET소자 간 절연을 위한 이산화규소절연막 이 필요하다. 이 절연막을 STI (Shallow Trench Isolation)이라고 부른다. 웨이퍼 표면에는 반도체 소자들이 빼곡하게 채워져 있다. 이 표면에 전선을 배치하면, 전기적 연결이 잘못 형성되어 제대로 동작하지 않을 수 있다.

그래서 전선을 새로운 층으로 만들어 반도체 소자 위쪽으로 쌓아야 하는데, 이를 배선층 이라고 한다. 반도체 소자 위층에 생긴 첫번째 배선층(위 그림의 빗금 영역)과 웨이퍼 표면을 절연하기 기위한 이산화규소 절연막이 필요하고, 이를 ILD (Inter-Layer-Dielectric)라고 한다. ILD는 층간 절연뿐 아니라 소자의 전극(MOSFET이라면, 소스,드레인,게이트) 간의 절연역할도 한다.

복잡하게 설계된 회로를 한정된 면적 내에 구현하기 위해서는 더 많은 배선층이 있어야 한다.

배선층 사이에도 절연을 해줘야 하며, 이때 사용하는 이산화규소 절연막을 IMD (Inter-Metal-Dielectric)라고 부른다.

3. 산화방식의 종류 (건식산화와 습식산화)

  • 건식산화 : Dry Oxidation. 산소기체만을 이용해 산소원자를 공급. 산화막성장속도가 느린만큼 이산화규소의 밀도가 높게 형성되어 절연특성이 뛰어나다. 얇은두께유지
  • 습식산화 : Wet Oxidation. 산소기체와 더불어 수증기(H2O)를 함께 사용하여 공급. 산화막성장속도는 건식산화막보다 5~10배 더 빠르다. 산소기체와 수증기를 산소원자 공급원으로 함께 사용하면 실리콘 원자에 더 빠른 속도로 더 많은 양의 산소원자를 공급할 수 있기 때문이다. 하지만 성장속도가 빠른만큼 이산화규소가 성기게 형성되면서 절연능력이 떨어진다.

이러한 차이 때문에 두 방식으로 형성된 산화막은 활용도가 다르다.

 

 

이번 글 부터 본격 8대공정 시작. 😊👆🏻

👇🏻👇🏻아래는 반도체 산업의 생태계를 다룬 내용이다.👇🏻👇🏻

 

진짜 하루만에 이해하는 반도체 산업 - Part3 반도체 산업의 생태계와 8대 공정

Part2에 이어, Part3에서는 반도체 산업의 생태계와 반도체 8대 공정이 다루어진다. 내용이 길어서 본 글은 반도체 산업 생태계 먼저 정리해 보았다. 👇🏻👇🏻아래는 앞선 메모리반도체 정리 링

dudwolog.tistory.com

 

1. 웨이퍼 제조 공정

반도체8대공정중 가장 첫번째 공정인 웨이퍼제조공정은 IDM이나 파운드리 기업의 반도체 제조 시설에서 이뤄지지 않는다.

반도체 웨이퍼만을 전문적으로 생산하는 업체들이 따로 있어서 IDM이나 파운드리 기업이 구입해 사용한다.

1.웨이퍼의 재료, 실리콘 Si

실리콘은 지구의 지각을 구성하는 물질 중 27.7%를 차지하는 원소로 값이 싸고 쉽게 구할 수 있다. 주변에서 흔히 볼 수 있는 모래에도 실리콘이 포함되어 있다. 또, 원하는 영역에만 전기를 흐를 수 있도록 조절하기 쉽고, 안정된 구조의 절연 산화막을 형성할 수 있다. 녹는점이 높아 고온의 반도체 공정에 사용 가능하다는 것도 큰 장점. 이런 이유로 웨이퍼를 제조할 때 실리콘이 사용 됨.

2.실리콘 원자들을 규칙적으로 배열하기

1,800'C의 고온에서 모래로부터 나온 이산화규소(SiO2)와 탄소(C)를 반응시켜 순도 99%짜리 금속 급 실리콘, MGS(Metallurgical Grade Silicon)를 만든다. 99%면 충분하다고 생각할 수 있지만 웨이퍼의 재료로 쓰기에는 아직 불순물이 많다. 2차 정제 과정을 거치고 나서야 비로소 순도 99.999999%정도되는 전자 소자 급 실리콘, EGS(Electronic Grade Silicon)를 얻을 수 있다. 여기서 끝 아님. EGS의 실리콘 원자 배열이 고르지 않다는 문제가 있다.

그림과 같이 EGS는 다결정질 상태인데 반도체마다 동일한 특성을 갖게 하기 위해서는 단결정질 상태로 만들어야 한다. 다결정질 실리콘을 단결정질 실리콘으로 만드는 방법으로는 초크랄스키법 (CZ법) 이 대표적이다. 부서진 초콜릿 조각들을 냄비에 모아 녹인 후 다시 굳혀서 하나의 의덩어리로 만드는 것과 비슷하다.

먼저, EGS 덩어리들과 붕소(B), 인(P), 비소(As)등의 도핑 원소를 함께 넣고 약 1,500'C 이상의 온도로 가열해 액체로 만든다. 이후, 실리콘 결정의 씨앗 역할을 하는 시드(Seed)를 줄 끝에 매달아 액체 상태의 실리콘 표면에 콕 찍어 접촉시킨다. 시드를 회전시키면서 천천히 위로 끌어올리면 액체 실리콘이 시드를 따라 천천히 굳어지며 단결정질 실리콘덩어리가 길게 만들어진다. 이 실리콘 덩어리를 잉곳 (Ingot)이라고 부른다.

실리콘 잉곳을 만드는 과정은 시드를 액체 실리콘 표면에 접촉시키는 찍기(Dipping), 잉곳의 품질을 결정하는 잉곳 목 뽑아내기(Necking), 원하는 직경까지 몸집을 불리는 어깨 만들기(Shouldering), 원하는 직경을 유지하면서 성장시키는 몸통성장(Body Growth), 성장을 마무리하는 꼬리 리만들기(Tailing) 순서로 진행된다. 여기서 잉곳의 상품성을 결정하는 단계는 '어깨만들기'와 '몸통성장'이다. 이 곳에서 잉곳의 직경 즉, 웨이퍼의 직경이 결정되기 때문.

 

3.실리콘 잉곳을 잘라서 실리콘 원판으로 만들기

잉곳이 만들어진 후에는 직경이 균일하지 않아 상품성이 없는 목, 어깨, 꼬리를 제거한다. 몸통 이외의 다른 부분을 제거하는 것을 트리밍(Trimming)이라고 한다. 잉곳의 몸통은 커다란 원기둥 형태이지만, 실리콘 웨이퍼는 얇은 원판 형태이다. 이 원통을 얇게 썰어서 원판의 형태로 만들어야 한다. 이 공정이 소잉(Sawing)이다.

 

이때 다이아몬드 가루가 붙어있는 쇠줄인 와이어를 톱으로 사용하는데 와이어가 두꺼울수록 소잉 공정에서 손실되는 실리콘이 많아지므로 최대한 얇은 와이어를 사용하는 것이 관건이다.

4.실리콘 원판을 실리콘 웨이퍼로 만들기

성장할 땐 결함 없는 단결정이었던 실리콘 잉곳의 몸통은 소잉 공정을 거치면서 실리콘 원판 표면의 결정성이 손상되는 결정결함 이 발생하고, 가장자리 부분은 결정 결함이 많은 직각 모양을 갖게 된다. 이 상태에서는 가장자리에 가해지는 작은 충격에도 쉽게 깨질 수 있다. 그래서 소잉 공정이 끝난 실리콘 원판 가장자리를 둥글게 만들어주는 엣지라운딩 (Edge Rounding) 공정을 진행해 깨질 확률을 낮춰준다.

다음으로는 울퉁불퉁한 표면을 고르게 갈아주는 래핑 (Lapping) 공정을 진행한다. 하지만 표면을 물리적으로 갈아내는 과정에서 결정 결함이 발생하기 때문에 손상된 결정이 여전히 표면에 남아 있다. 그래서 표면의 손상된 결정을 화학적 방식으로 녹여서 제거하는 에칭 공정을 진행한다. 에칭이 끝나면 표면의 결정 결함 부위는 거의 다 사라진다. 하지만 원자 단위로 보면 아직도 표면이 울퉁불퉁하다. 그래서 원판 표면을 원자 단위에서 평탄하게 만들어주는 폴리싱 공정을 진행한다. 래핑은 물리적으로만 표면의 단차를 제거하지만, 폴리싱은 화학적 반응과 물리적 제거를 동시에 활용해 결정 결함을 만들지 않으면서 더 정밀하게 표면의 단차를 없앨 수 있다. 이렇게 제작된 실리콘 웨이퍼를 연마웨이퍼 (Polished wafer)라고 한다. 이렇게 실리콘 웨이퍼 표면을 평평하게 만드는 과정이 매우 중요하다. 반도체의 성능과 정밀도에 지대한 영향을 미치기 때문.

5.실리콘 웨이퍼의 발전 방향

실리콘 웨이퍼는 면적을 넓히는 방향으로 발전해왔다. 면적이 넓을수록 만들 수 있는 반도체 제품 개수가 늘어나기 때문.

1960년대 20 mm -> 1970년대 100mm -> 1980년대 150mm -> 1990년대 200mm

2000년대 300mm 로 점차 커졌다.

직경이 커졌는데 두께가 그대로라면 얇고 흐느적거리기 때문에, 직경이 커질수록 웨이퍼의 두께 또한 두꺼워진다. 300mm 웨이퍼는 775마이크로미터 두께로 가공되고 있다.

실리콘 웨이퍼의 직경에 따른 두께는 표준화되어 있어서 특수한 경우가 아니라면 대부분 회사에서 모두 동일 규격으로 생산한다. 현재 반도체 시장에서는 300mm 직경 웨이퍼가 계속 쓰이고 있다. 이 직경으로도 충분한 수의 실리콘 칩을 제작할 수 있기 때문.

반도체 성능이 발전하면서 더 좋은 실리콘 웨이퍼에 대한 수요가 늘고 있다. 이에 발맞춰 고부가가치의 웨이퍼들도 속속 등장하고 있다. 대표적으로 에피웨이퍼(Epitaxial Wafer)가 있다. 연마 웨이퍼표면에 실리콘 단결정층(수 마이크로미터)을 한번 더 쌓아서 만든 웨이퍼이다.

 

연마 웨이퍼에 비해 결정 결함이 적어 반도체 불량률이 낮고 단결정 층 두께를 유연하게 조절하여 다양한 용도에 맞춤 제작이 가능하다는 장점이 있다. 일부 특수 분야에서는 SOI웨이퍼 (Silicon On Insulator Wafer)가 사용된다. SOI웨이퍼는 두 개의 실리콘 층 사이에 산화막이 샌드위치처럼 끼어들어 있는 구조로 반도체 소자의 소비 전력과 발열을 낮출 수 있다는 장점이 있다.

 

Part2에 이어, Part3에서는 반도체 산업의 생태계와 반도체 8대 공정이 다루어진다.

내용이 길어서 본 글은 반도체 산업 생태계 먼저 정리해 보았다.

👇🏻👇🏻아래는 앞선 메모리반도체 정리 링크 ๑ᴖ◡ᴖ๑ 👇🏻👇🏻

 

 

진짜 하루만에 이해하는 반도체 산업 - Part2 메모리반도체

👇👇2탄인 시스템반도체 편에 이어 이번엔 Part2의 메모리반도체 편을 정리해보았다.👇👇😉😊 진짜 하루만에 이해하는 반도체 산업 - Part2 시스템반도체 진짜 하루만에 이해하는 반도체 산업

dudwolog.tistory.com

반도체 산업의 분업 체계

설계 단계
1. IP기업(칩리스 기업)

특허 (IP : Intellectual Property)를 제공하고 그 대가로 로열티(사용료)를 받는 기업을 IP 기업이라고 한다. IP 기업은 설계에 대한 특허만 제공하기 때문에 자신들의 브랜드로 된 완제품이 없다. 그래서 IP 기업을 칩리스(Chipless) 기업이라고 부른다.

IP를 구매한 기업은 최적화된 IP를 활용해 전체 제품을 설계하는 데 걸리는 시간을 단축하고, 검증된 설계를 사용하기 때문에 설계 오류를 줄일 수 있다. 해당 특허가 기술의 표준이 되었을 때에는 "프랜드 (FRAND : Fair, Reasonable, And Non-Discriminatory) 선언"에 입각해 라이선싱을 하도록 독려하고 있다. 대표적인 IP기업으로는 ARM, 시놉시스, 케이던스가 있다.

ARM은 AP에 활용되는 저전력 산술 논리 유닛인 코어의 설계에 특화된 IP기업이다.

 

40년 가까운 업력을 가진 회사로 애플, 퀄컴, 미디어텍 등 AP를 만드는 대부분의 회사들이 ARM의 IP를 기반으로 AP를 설계하고 있다. 시놉시스와 케이던스는 반도체 칩 설계에 사용하는 전자 설계 자동화 프로그램은 EDA를 중심으로, IP라이선싱 사업도 함께 진행하는 회사이다.

 

2. 팹리스 기업

반도체를 설계하는 기업. 이 과정에서 IP 기업으로부터 IP를 구매하기도 하고, 자체 제작한 IP를 사용하기도 한다. 최종 설계 도면이 완성되면 제조를 전문으로 하는 파운드리 기업에 넘긴다. 이후 파운드리 기업에 넘긴다. 이후 파운드리 기업이 설계 도면을 바탕으로 반도체를 생산하면 , 해당 반도체에 자사의 브랜드를 붙여 판매한다. 이처럼 팹리스 기업은 기획(설계)하고, 판매하는(판매 및 유통) 역할만 하고, 나머지 (제조, 테스트 및 패키지)는 모두 외주로 맡겨서 진행한다.

 

대표적인 기업은 애플. 애플은 자사 제품에 사용할 반도체의 설계를 직접 하지만 제작은 파운드리 기업에 맡긴다. 애플 입장에서는 자사 제품에 사용할 목적 하나만으로 반도체 공장을 직접 운영하는 것이 큰 부담이기 때문이다. 팹리스 기업의 설계 역량은 매우 중요하다. IP들의 소비 전력, 발열량 등을 을고려하여 하나로 동작할 수 있도록 각 유닛들을 배치하고 전선으로 연결해 최종 설계 도면을 만들어야 한다. 팹리스 기업의 최종 설계 역량에 따라 반도체의 성능이 결정되는 것이다. 퀄컴, 미디어텍, 엔비디아, ARM, 애플 등이 있다.

 

3. 디자인 하우스

팹리스 기업이 설계 도면을 완성하면, 파운드리 기업이 설계 도면에 맞게 반도체를 제조한다.

이때 팹리스 기업과 파운드리 기업 사이에서 가교역할을 하는 곳이 디자인 하우스이다. 왜 중간에 필요한 것일까? 팹리스 기업이 파운드리 기업의 세부 공정 사항까지 모두 알기 어렵기 때문에 파운드리 공정 기업의 세부 공정을 잘 알고 있는 디자인 하우스가 팹리스 기업의 설계 도면을 파운드리 기업의 공정에 최적화하는 작업을 수행한다. *디자인하우스와 파운드리 기업은 기밀정보(공정 정보, 설계 자료 등)를 서로 공유한다. 이런 정보가 경쟁사에 노출되지 않도록 보통 디자인 하우스는 하나의 파운드리 기업과만 일을 한다.

팹리스 기업뿐만 아니라 파운드리 기업 입장에서도 디자인하우스가 필요하다. 파운드리 기업은 몇 개 되지 않지만, 팹리스 기업은 무수히 많다. 제조만 전문적으로 하는 파운드리 기업이 수많은 팹리스 기업의 요구 조건을 파악하고 일일이 대응하는 것은 현실적으로 어렵다. 그래서 디자인하우스가 이 역할을 대신한다. 대표적 기업은 거론할 수 없고, 개별 기업은 파트너십을 맺은 파운드리 기업의 웹페이지에서 확인이 가능하다.

 

제조 단계

1. 파운드리 기업

팹리스 기업은 계속해서 늘어나는 데 반해 반도체를 만들어 줄 파운드리 기업은 손에 꼽을 정도로 적다. 파운드리 기업이 반도체를 만들어주지 않으면 팹리스 기업은 원하는 반도체를 제때 출시할 수가 없다. 파운드리 기업이 주도권을 가질 수밖에 없는 환경이다. 슈퍼 을!

미세공정의 중요성. 설계 도면이 우수해도 그 설계대로 만들 수 없으면 노소용. 현재 10nm 이하의 미세 공정이 가능한 파운드리 리기업은 TSMC, 삼성전자 그리고 최근에 파운드리 사업에 뛰어든 인텔밖에 없다. 이 세 회사를 통하지 않고서는 최신 공정의 반도체를 만들기가 어렵다. 어떤 파운드리 기업과 일하느냐가 곧 경쟁력인 시대가 된 것이다.

TSMC, 삼성전자, UMC, 글로벌파운드리, SMIC, 인텔 등이 있다. TSMC가 독보적 1위 점유율 53% (2021년 기준).

2017년 시스템 LSI사업부에서 독립한 삼성전자 파운드리 사업부는 시장 점유율 18%로 2위에 올라 있다.

 

테스트 및 패키지 단계
1. OSAT(Outsourced Semiconductor Assembly and Test)

파운드리 기업에서 만들어진 반도체는 엄격한 테스트 과정을 거친다. 테스트를 통과한 반도체는 패키지 공정에 들어간다. 웨이퍼 위에 만들어진 반도체는 외부와 전기 신호를 주고받을 수 없고, 충격에도 취약하다. 웨이퍼 위의 반도체를 칩 단위로 자르고, 이 칩을 기판에 얹어 전기적으로 연결하고 포장재를 씌워야 비로소 우리가 아는 반도체 완제품의 모습이다. 이 과정이 바로 패키지 공정.​

테스트 및 패키지를 전문적으로 하는 기업을 OSAT기업(반도체 조립 테스트 외주 업체)이라고 한다.

 

아무리 성능이 뛰어난 반도체라도 외부 단자와 전기적인 연결이 매끄럽지 않으면 그 성능을 온전히 발휘할 수 없다. 또, 어떤 재질의 포장재를 사용하는지에 따라 열 방출 등에서도 차이가 생긴다. 반도체의 최종 성능이 테스트와 패키지 공정으로 결정되는 것이다.

IDM이나 파운드리 기업이 테스트와 패키지 작업까지 하는 경우도 있지만, 이 기업들이 보유한 기술로는 진행이 어려운 고난도 작업들이 있다. 이런 작업들은 OSAT기업에게 외주를 맡긴다. 대표적인 기업으로는 ASE, Amkor Technology, JCET STATS CHIPPAC, SPIL, 파워텍 등이 있다.

공정 설계 키트 (PDK)

파운드리 기업은 파트너십을 맺은 디자인 하우스에게 생산 가능한 반도체의 대략적인 성능과 회로 설계 방법 등을 담은 공정 설계 키트(PDK : Process Design Kit)를 제공한다. 이 공정 설계 덕분에 디자인 하우스는 파운드리 기업의 공정 스펙을 세세하게 알 수 있다

 

 

+ Recent posts